でう~ ov 日

10/537124 PCT/JP 03/15328

日本国特許庁 JAPAN PATENT OFFICE

01.12.03

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2002年12月 3日

出 顯 番 号 Application Number:

特願2002-351187

RECEIVED 2 2 IAN 2004

[ST. 10/C]:

[JP2002-351187]

WIPO PCT

出 願 人

三洋電機株式会社


Applicant(s):

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2004年 1月 8日





【書類名】

特許願

【整理番号】

KGA1020069

【提出日】

平成14年12月 3日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/76

【発明者】

【住所又は居所】

インド国560066 ユニット03, レベル08, デ

イスカバー ブロック インターナショナル テックパ

ーク ホワイトフィールド ロード バンガローサンヨ

ー エルエスアイ テクノロジー インディア プライ

ベート リミテッド 内

【氏名】

サッチン アガラワル

【特許出願人】

【識別番号】

000001889

【氏名又は名称】 三洋電機株式会社

【代理人】

【識別番号】

100107906

【弁理士】

【氏名又は名称】 須藤 克彦

【電話番号】

0276-30-3151

【選任した代理人】

【識別番号】

100091605

【弁理士】

【氏名又は名称】 岡田 敬

【手数料の表示】

【予納台帳番号】 077770

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9904682

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

回路レイアウト構造

【特許請求の範囲】

【請求項1】 第1及び第2のトランジスタが、4つのサブトランジスタを含む第1のセル、第2のセル、第3のセル及び第4のセルから構成され、全体として4行4列のマトリックスに配置された16個のサブトランジスタから成る回路レイアウト構造であって、

前記第1のセルは、第1行第1列及び第2行第2列に前記第2のトランジスタを構成するサブトランジスタがそれぞれ配置され、第1行第2列及び第2行第1列に前記第1のトランジスタを構成するサブトランジスタがそれぞれ配置され、かつこれらのサブトランジスタは共通の中心点に対して対称に配置されて成り、

前記第2のセルは、前記第1のセルに対して線対称に配置されて成り、


前記第3のセル及び前記第4のセルは、前記第1のセル及び前記第2のセルに対して線対称に配置されて成ることを特徴とする回路レイアウト構造。

【請求項2】 前記第1のトランジスタを構成する各サブトランジスタのゲートと前記第2のトランジスタを構成する各サブトランジスタのゲートが共通接続され、前記第1及び第2のトランジスタがカレントミラー回路を構成することを特徴とする請求項1記載の回路レイアウト構造。

【請求項3】 前記第1のトランジスタを構成する各サブトランジスタのゲートが共通に接続されて前記第1のトランジスタのゲートを構成し、前記第2のトランジスタを構成する各サブトランジスタのゲートが共通接続されて前記第2のトランジスタのゲートを構成することを特徴とする請求項1記載の回路レイアウト構造。

【請求項4】 前記第1及び第2のトランジスタが差動アンプの差動入力ペアトランジスタを構成することを特徴とする請求項3記載の回路レイアウト構造。

【請求項5】 前記第1のトランジスタを構成する各サブトランジスタのソースが共通接続され、かつ前記第1のトランジスタを構成する各サブトランジスタのドレインが共通接続されたことを特徴とする請求項1、2、3、4のいずれ



【請求項6】 前記第2のトランジスタを構成する各サブトランジスタのソースが共通接続され、かつ前記第2のトランジスタを構成する各サブトランジスタのドレインが共通接続されたことを特徴とする請求項5に記載の回路レイアウト構造。

【請求項7】 前記第1のセル、第2のセル、第3のセル及び第4のセルから成る回路が、線対称となるように複数配置されていることを特徴とする請求項1、2、3、4のいずれかに記載の回路レイアウト構造。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、回路レイアウト構造に関し、例えばカレントミラー回路や差動アンプのようにトランジスタペアを有した回路において、トランジスタペアのマッチング特性を向上させた回路レイアウト構造に関する。

[0002]

【従来の技術】

トランジスタ間の精密なマッチングは、カレントミラー回路や差動アンプの構成にとって重要である。特に、この精密なマッチングは、低オフセットのオペアンプを得るための助けとなる。図7は差動ゲイン段を示す回路図である。一対のMOSトランジスタM3, M4がカレントミラー回路10を形成しており、もう一対のMOSトランジスタM1, M2が差動入力ペア11を構成しており、それぞれの一対のMOSトランジスタは精密にマッチングすることが要求される。

[0003]

カレントミラー回路10を構成するための最も基本的なレイアウトスキームは、横型レイアウトスキーム(Lateral Layout Scheme)である。これよりも優れた選択肢は、共通中心点型レイアウトスキーム(Common-Centroid Layout Scheme)である。これらのレイアウトスキーム及び4セグメント型レイアウトスキーム(Four-Segment Layout Scheme)と呼ばれるスキームは非特許文献1に記載されている。



以下、これらの従来のレイアウトスキームについて説明する。図8は、共通中心点型レイアウトスキームを示す図である。図9は図8の等価回路を示す図である。M1,M2はマッチングがとられるべきMOS電界効果型トランジスタである。トランジスタM1はサブトランジスタMS11及びMS21に分割され、同様にトランジスタM2はサブトランジスタMS21及びMS22に分割されている。

[0005]

図8に示すようこれらのサブトランジスタは共通の中心点Pを有するため、共通中心点型レイアウトスキームと呼ばれている。また、図9に示すように、サブトランジスタMS11及びMS21のゲート、ドレイン及びソースは共通に接続されてトランジスタM1を構成し、同様に、サブトランジスタMS21及びM2S2のゲート、ドレイン及びソースは共通に接続されてトランジスタM2を構成している。

[0006]

ところで、トランジスタのマッチングに関する報告(非特許文献 2)及びプロセスに依存したレイアウト構造を参照すると、様々なレイアウトのトランジスタがモデル化されている。そのようなデバイスの等価的なしきい値電圧は非特許文献 2 によれば次式で与えられる。

【数1】

$$V_{Teq} = \frac{\iint V_T(x, y) dxdy}{Active Area}$$

[0008]

ここで、 $Active\ Areaとはサプトランジスタの活性化領域、つまり電流が流れるチャネル領域を意味している。<math>V_T$ (x, y)はx, y座標に依存した局所的なしきい値電圧であり、これを活性化領域に亘って面積分してその平均値を求め

ている。

[0009]

また、しきい値電圧はプロセス上の理由からウエハーの面内で場所によって変化しており、このしきい値電圧の変化を、図8中に示す原点Oからの勾配振幅(g radient amplitude) α 及び勾配方位角(g gradient direction) θ を導入することでモデル化することができる。

[0010]

[0011]

まず、サブトランジスタMS 11 のしきい値 V_{T11} については次式で与えられる。

[0012]

【数2】

$$V_{T11} = \frac{\int\limits_{(L_s + d_z)}^{(2L_s + d_z)} \int\limits_{(IF_s + d_1)}^{IF_s + d_1} [V_T + (L_s \alpha \sin \theta) + (W_s \alpha \cos \theta)] \times [dW] \times [dL]}{W_s \times L_s}$$

$$V_{T11} = \frac{\int\limits_{(L_s + d_1)}^{(2L_s + d_2)} \left[V_T W_S + L_S W_S \alpha \sin \theta + \alpha \cos \theta \left(\frac{\left(d_1 + 2W_S \right)^2 - \left(d_1 + W_S \right)^2}{2} \right) \right] [dL]}{W_S \times L_S}$$

$$v_{T11} = \frac{\int_{(L_S + d_2)}^{(2L_S + d_2)} \left[V_T W_S + L_S W_S \alpha \sin \theta + \alpha \cos \theta \left(\frac{d_1^2 + 4W_S^2 + 4d_1 W_S - d_1^2 - W_S^2 - 2d_1 W_S}{2} \right) \right] [dL]}{W_S \times L_S}$$

$$V_{T11} = \frac{\int_{(L_S + d_1)}^{(2L_S + d_1)} \left[V_T W_S + L_S W_S \alpha \sin \theta + \alpha \cos \theta \left(\frac{3W_S^2 + 2W_S d_1}{2} \right) \right] [dL]}{W_S \times L_S}$$

$$\Rightarrow V_{T11} = \frac{\int_{(L_S + d_2)}^{(2L_S + d_2)} \left[V_T + L_S \alpha \sin \theta + \alpha \cos \theta \left(\frac{3W_S}{2} + d_1 \right) \right] \left[dL \right]}{L_S}$$

$$\Rightarrow V_{T11} = \frac{\left[V_T L_S + \alpha \cos \theta \left(\frac{3W_S}{2} + d_1\right) L_S + \alpha \sin \theta \left(\frac{(2L_S + d_2)^2 - (L_S + d_2)^2}{2}\right)\right]}{L_S}$$

$$\Rightarrow V_{T11} = \frac{\left[V_{T}L_{S} + \alpha\cos\theta\left(\frac{3W_{S}}{2} + d_{1}\right)L_{S} + \alpha\sin\theta\left(\frac{4L_{S}^{2} + d_{2}^{2} + 4L_{S}d_{2} - L_{S}^{2} - d_{2}^{2} - 2L_{S}d_{2}}{2}\right)\right]}{L_{S}}$$

$$\Rightarrow V_{T11} = \frac{\left[V_T L_S + \alpha \cos \theta \left(\frac{3W_S}{2} + d_1\right) L_S + \alpha \sin \theta \left(\frac{3L_S^2 + 2L_S d_2}{2}\right)\right]}{L_S}$$

$$\Rightarrow V_{T11} = V_T + \alpha \left(\frac{3W_S}{2} + d_1 \right) \cos \theta + \alpha \left(\frac{3L_S}{2} + d_2 \right) \sin \theta$$

[0013]

同様にして、サプトランジスタMS12のしきい値 V_{T12} については次式で与えられる。

[0014]

【数3】

MS12:
$$V_{T12} = V_T + \frac{W_S}{2} \alpha \cos \theta + \frac{L_S}{2} \alpha \sin \theta$$

[0015]

同様にして、サブトランジスタMS21のしきい値 V_{T21} については次式で与えられる。

[0016]

【数4】

MS21:
$$V_{T21} = V_T + \alpha \left(\frac{3W_S}{2} + d_1\right) \cos \theta + \frac{L_S}{2} \alpha \sin \theta$$

[0017]

同様にして、サブトランジスタMS22のしきい値 V_{T22} については次式で与えられる。

[0018]

【数5】


MS22:
$$V_{T22} = V_T + \frac{W_S}{2} \alpha \cos \theta + \alpha \left(\frac{3L_S}{2} + d_2\right) \sin \theta$$

[0019]

数 2 〜数 5 において、d 1 は隣接するサブトランジスタのドレイン(ソース)間の距離、d 2 は隣接するサブトランジスタ間のゲート間の距離、 W_S はサブトランジスタのゲート幅、 L_S はサプトランジスタのゲート長である。

[0020]

次に、図10は、4セグメント型レイアウトスキームを示す図である。図11は図10の等価回路を示す図である。M1, M2はマッチングがとられるべきMOS電界効果型トランジスタである。トランジスタM1はサブトランジスタMS11, MS12, MS13及びMS14に分割され、これらのサブトランジスタ



[0021]

同様に、トランジスタM2はサブトランジスタMS21, MS22, MS23 及びMS24に分割され、これらのサブトランジスタは4つのセグメントに配置 されている。

[0022]

この4セグメントレイアウトスキームについても図10中に示すように、原点 O、勾配振幅 α 及び勾配方位角 θ が定義され、しきい値のモデリング結果を記述する以下の式が得られる。すなわち、以下の式においてサブトランジスタMS 11のしきい値を V_{T11} 、サブトランジスタMS 12のしきい値を V_{T12} 、サブトランジスタMS 13のしきい値を V_{T13} 、サブトランジスタMS 14のしきい値を V_{T14} 、サブトランジスタMS 11のしきい値を V_{T21} 、サブトランジスタMS 12のしきい値を V_{T21} 、サブトランジスタMS 13のしきい値を14、サブトランジスタMS 1500しきい値を1500しきい値を1500しきい値を1500しきい値を1500しきい値を1500しきい値を1500しきい値を1500しきい値を1500しきい値を1500しきい値を1500しきい値を1500しきい値を1500しきい値を1500しきい値を1500しきい値を1500しきい値を1500しきい値を1500しきい値を1500しきい

[0023]

【数6】

MS11:
$$V_{T11} = V_T - \alpha \left(\frac{W}{2} + \frac{d_1}{2}\right) \cos\theta + \alpha \left(\frac{L}{2} + W + \frac{3d_1}{2}\right) \sin\theta$$

[0024]

【数7】

MS12:
$$V_{T12} = V_T + \alpha \left(W + \frac{L}{2} + \frac{3d_1}{2}\right) \cos\theta + \alpha \left(\frac{W}{2} + \frac{d_1}{2}\right) \sin\theta$$

[0025]

【数8】

MS13:
$$V_{T13} = V_T + \alpha \left(\frac{W}{2} + \frac{d_1}{2}\right) \cos \theta - \alpha \left(\frac{L}{2} + W + \frac{3d_1}{2}\right) \sin \theta$$

[0026]

【数9】

MS14:
$$V_{T14} = V_T - \alpha \left(W + \frac{L}{2} + \frac{3d_1}{2}\right) \cos \theta - \alpha \left(\frac{W}{2} + \frac{d_1}{2}\right) \sin \theta$$

[0027]

【数10】

MS21:
$$V_{T21} = V_T + \alpha \left(\frac{W}{2} + \frac{d_1}{2}\right) \cos \theta + \alpha \left(\frac{L}{2} + W + \frac{3d_1}{2}\right) \sin \theta$$

[0028]

【数11】

MS22:
$$V_{T22} = V_T + \alpha \left(W + \frac{L}{2} + \frac{3d_1}{2}\right) \cos \theta - \alpha \left(\frac{W}{2} + \frac{d_1}{2}\right) \sin \theta$$

[0029]

【数12】

MS23:
$$V_{T23} = V_T - \alpha \left(\frac{W}{2} + \frac{d_1}{2}\right) \cos \theta - \alpha \left(\frac{L}{2} + W + \frac{3d_1}{2}\right) \sin \theta$$

[0030]

【数13】

MS24:
$$V_{T24} = V_T - \alpha \left(W + \frac{L}{2} + \frac{3d_1}{2}\right) \cos\theta + \alpha \left(\frac{W}{2} + \frac{d_1}{2}\right) \sin\theta$$

[0031]

数 6 〜数 1 3 において、 d 1 は隣接するサプトランジスタのドレイン(ソース)間の距離、 W_S はサプトランジスタのゲート幅、 L_S はサプトランジスタのゲート長である。



【非特許文献1】

マオーフェング ラン, アニルクマル タミネディ及びランダール ガイア 「マッチング特性向上のためのカレントミラーレイアウト戦略」アナログ インテグレーテッド サーキッツ アンド シグナル プロセッシング 第28巻、9-26頁、2001年7月

(Mao-Feng Lan, Anikumar Tammineedi and Randall Geiger," Current Mirror Layout Strategies for Enhanced Matching Performance", Analog Integrated Circuits and Siganl Processing, Vol28, PP. 9-26, July 2001)

[0033]

【非特許文献2】

エミ・ジェイ・エム ペルグロム, エー・シー・ジェイ ドウインマイジェル 及びエー・ピー・ジー ウェルバース「MOSトランジスタのマッチング特性」 アイ・イー・イー・イー ジェイ・エス・エス・シー SC-24巻、1433-1439頁、1989年

(M.J.M. Pelgrom, A.C.J.Duinmaijer and A.P.G. Welbers," Matching properties of MOS transistors" IEEE JSSC, Vol. sc-24, PP. 1433-1439, 1989.

[0034]

【発明が解決しようとする課題】

上述した4セグメント型レイアウトスキームは、中心点型レイアウトスキームに比して優れたマッチング特性を発揮することができる。しかしながら、4セグメント型レイアウトスキームは大きなパターン面積を必要とするという欠点があった。

[0035]

【課題を解決するための手段】

本発明の回路レイアウト構造は、精密なマッチングが要求される一対のトランジスタ図1に示すように、4行4列のマトリクスに配置されたサプトランジスタに分割し、それぞれ4つのサプトランジスタから成る4つのセルを構成し、各セルに属するサプトランジスタが共通の中心点を有するようにしたレイアウト構造



[0036]

これにより、一対のトランジスタのマッチングは4セグメント型レイアウトスキームのそれと同程度に優れ、しかもパターン面積が小さいレイアウト構造を実現することができる。

[0037]

【発明の実施の形態】

次に本発明の実施形態について図面を参照しながら詳細に説明する。図1はマルチプル共通中心点型のレイアウト構造(Multiple-Common-Centroid layout configuration)を示す図であり、図2は図1の等価回路を示す図である。M1,M2はマッチングがとられるべきMOS電界効果型トランジスタである。メイントランジスタである第1のトランジスタM1は8個のサブトランジスタMS11,MS12,MS13,MS14,MS15,MS16,MS17,MS18に分割されている。これらのサブトランジスタはゲート、ドレイン及びソースは共通に接続され、第1のトランジスタM1を形成している。

[0038]


また、同様に、メイントランジスタである第2のトランジスタM2も8個のサブトランジスタMS21, MS22, MS23, MS24, MS25, MS26, MS27, MS28に分割されている。そして、これらのサブトランジスタはゲート、ドレイン及びソースは共通に接続され、第2のトランジスタM2を形成している。

[0039]

第1のトランジスタM1と第2のトランジスタM2とで差動アンプの差動入力ペアトランジスタを構成することができる。また、第1のトランジスタM1と第2のトランジスタM2とでカレントミラーを構成する場合には、それぞれのサブトランジスタのゲート同士を共通に接続すれば良い。

[0040]

第1及び第2のトランジスタM1, M2を構成している上記の16個のサブトランジスタは、全体として見ると4行4列のマトリクスに配置されている。この



[0041]

第2のセルC2は、サブトランジスタMS13, MS14、サブトランジスタMS23, MS24によって構成されている。第3のセルC3は、サブトランジスタMS15, MS16、サブトランジスタMS25, MS26によって構成されている。第4のセルC4は、サブトランジスタMS17, MS18、サブトランジスタMS27, MS28によって構成されている。

[0042]

第1のセルC1について詳細に説明すると、第1行第1列にサブトランジスタ MS21、第2行第2列にサブトランジスタMS22が配置され、第2行第1列 にサブトランジスタMS11、第2行第1列にサブトランジスタMS12が配置 されおり、これらのサブトランジスタは共通の中心点P1を有している。

[0043]

これらのサブトランジスタは列方向にソースドレインが平行に配置され、行方向にゲートが平行に配置されている。そして、第2のセルC2,第3のセルC3、第4のセルC4は第1のセルC1を基に対称配置により構成されている。これらの第2のセルC2,第3のセルC3、第4のセルC4はそれぞれの共通の中心点P2、P3、P4を有している。

[0044]

図3はその対称配置の概念をわかりやすく説明したレイアウト図である。図において、第1のトランジスタM1を構成するサブトランジスタに「1」の符号を付し、第2のトランジスタM2を構成するサブトランジスタに「2」の符号を付している。この図からわかるように、第2のセルC2は第1のセルC1を対称線MR1に対して線対称(ミラー対称)に配置することで得られる。また、第3のセルC3は第1のセルC1を対称線MR2に対して線対称に配置することで得られる。第4のセルC4は第2のセルC2を対称線MR2に対して線対称に配置することで得られる。



こうして、第1のトランジスタM1及び第2のトランジスタM2の回路レイアウト構造が得られる。これを1つのマクロセルMC1とすると、このマクロセルMC1を基に、対称線MR3に対して線対称なマクロセルMC2が得られる。そして、更にマクロセルMC1, MC2を基に、対称線MR4に対して線対称なマクロセルMC3, MC4を得ることができる。

[0046]

更に、マクロセルMC1, MC2, MC3, MC4を対称線MR5に対して線 対称に配置して不図示のマクロセルを構成することができる。このような対称配 置を繰り返すことによりマクロセルを無限に増やすことができる。

[0047]

次に、前述したしきい値電圧モデルを上記の16個のサブトランジスタに適用すると、各サブトランジスタのしきい値は以下の式で与えられる。図1において、原点O、勾配振幅 α 及び勾配方位角 θ が定義されている。

【数14】

MS11:
$$V_{T11} = V_T + \alpha \left(\frac{3W_S}{2} + d_1 \right) \cos \theta + \alpha \left(\frac{7L_S}{2} + 2d_2 + d_3 \right) \sin \theta$$

[0049]

【数15】

MS12:
$$V_{T12} = V_T + \frac{W_S}{2}\alpha\cos\theta + \alpha\left(\frac{5L_S}{2} + d_2 + d_3\right)\sin\theta$$

[0050]

【数16】

MS13:
$$V_{T13} = V_T + \alpha \left(\frac{5W_S}{2} + 2d_1\right)\cos\theta + \alpha \left(\frac{7L_S}{2} + 2d_2 + d_3\right)\sin\theta$$



【数17】

MS14:
$$V_{T14} = V_T + \alpha \left(\frac{7W_S}{2} + 3d_1 \right) \cos \theta + \alpha \left(\frac{5L_S}{2} + d_2 + d_3 \right) \sin \theta$$

[0052]

【数18】

MS15:
$$V_{T15} = V_T + \frac{W_S}{2} \alpha \cos \theta + \alpha \left(\frac{3L_S}{2} + d_2 \right) \sin \theta$$

[0053]

【数19】

MS16:
$$V_{T16} = V_T + \alpha \left(\frac{3W_S}{2} + d_1\right) \cos \theta + \frac{L_S}{2} \alpha \sin \theta$$

[0054]

【数20】

MS17:
$$V_{T17} = V_T + \alpha \left(\frac{7W_S}{2} + 3d_1\right) \cos \theta + \alpha \left(\frac{3L_S}{2} + d_2\right) \sin \theta$$

[0055]

【数21】

MS18:
$$V_{T18} = V_T + \alpha \left(\frac{5W_S}{2} + 2d_1\right) \cos \theta + \frac{L_S}{2} \alpha \sin \theta$$

[0056]

【数22】

MS21:
$$V_{T21} = V_T + \frac{W_S}{2} \alpha \cos \theta + \alpha \left(\frac{7L_S}{2} + 2d_2 + d_3 \right) \sin \theta$$

[0057]

【数23】

MS22:
$$V_{T22} = V_T + \alpha \left(\frac{3W_S}{2} + d_1\right) \cos \theta + \alpha \left(\frac{5L_S}{2} + d_2 + d_3\right) \sin \theta$$

[0058]

【数24】

MS23:
$$V_{T23} = V_T + \alpha \left(\frac{7W_S}{2} + 3d_1 \right) \cos \theta + \alpha \left(\frac{7L_S}{2} + 2d_2 + d_3 \right) \sin \theta$$

[0059]

【数25】

MS24:
$$V_{T24} = V_T + \alpha \left(\frac{5W_S}{2} + 2d_1\right) \cos\theta + \alpha \left(\frac{5L_S}{2} + d_2 + d_3\right) \sin\theta$$

[0060]

【数26】

MS25:
$$V_{T25} = V_T + \alpha \left(\frac{3W_S}{2} + d_1\right) \cos \theta + \alpha \left(\frac{3L_S}{2} + d_2\right) \sin \theta$$

[0061]

【数27】

MS26:
$$V_{r26} = V_r + \frac{W_s}{2} \alpha \cos \theta + \frac{L_s}{2} \alpha \sin \theta$$



【数28】

MS27:
$$V_{T27} = V_T + \alpha \left(\frac{5W_S}{2} + 2d_1\right) \cos\theta + \alpha \left(\frac{3L_S}{2} + d_2\right) \sin\theta$$

[0063]

【数29】

MS28:
$$V_{T28} = V_T + \alpha \left(\frac{7W_S}{2} + 3d_1 \right) \cos \theta + \frac{L_S}{2} \alpha \sin \theta$$

[0064]

数14~数29において、d1は隣接するサブトランジスタのドレイン(ソース)間の距離、d2, d3は隣接するサブトランジスタ間のゲート間の距離、WSはサブトランジスタのゲート長である。

[0065]

次に、HSPICEを用いたシミュレーションについて説明する。このシミュレーションの目的は、勾配方位角 θ の変化に対して、各種のトランジスターマッチング・レイアウトがどのような特性を示すかをチェックすることである。すべてのシミュレーションに共通なパラメータは、d1=d2=d3


 4μ m, $\alpha = 0$. 5 m V $/ \mu$ m, V $_{T} = 0$. 7 V σ δδ.

[0066]

図4はシミュレーションに用いた回路の回路図を示す。メイントランジスタである第1のトランジスタM1はN個のサブトランジスタMS11~MS1Nから構成され、これらのゲートに共通にバイアス電圧 V_B が印加されている。また、サブトランジスタMS11~MS1Nの共通のドレインD1は抵抗Rを通して高い電源 V_d dが印加されている。またサブトランジスタMS11~MS1Nの共通のソースS1は低い電源 V_s sが印加されている。

[0067]

また、メイントランジスタである第2のトランジスタM2はN個のサブトラン



[0068]

ここで、すべてのシミュレーションの実行に対して、百分率ミスマッチ(Perc entage Mismatch)を次式によって定義する。

[0069]

【数30】

百分率ミスマッチ(Percentage Mismatch) =
$$\frac{I_{M2} - I_{M1}}{I_{M1}} \times 100$$

[0070]

ここで、 I_{M1} は第1のトランジスタM1を流れる電流、 I_{M2} は第2のトランジスタM2を流れる電流である。異なるトランジスターマッチング・レイアウトの特性を比較するために2セットのシミュレーションを行った。第1セットでは、サブトランジスタのサイズが全てのレイアウトスキームについて、 $W_S=1$ 0 μ m、 $L_S=10$ μ mに設定されている。

[0071]

すると、各種のレイアウトスキームの幅W及び長さLは以下の通りである。

共通中心型レイアウト:

 $W = 20 \mu m$

 $L = 10 \mu m$

4 セグメント型レイアウト:


 $W = 4 0 \mu m$

 $L = 1 0 \mu m$

マルチプル共通中心点型レイアウト: W=80 μ m

 $L = 10 \mu m$

図5はこの第1セットのシミュレーション結果を示す図である。横軸は勾配方位角 θ 、縦軸は百分率ミスマッチ(%)を示している。この結果から明らかなように、本発明のマルチプル共通中心点型レイアウトは共通中心点型レイアウトに匹敵するマッチング特性の改善を示している。すなわち、マルチプル共通中心点型レイアウトの百分率ミスマッチ(%)は、共通中心点型レイアウトのそれより



[0072]

第2セットのシミュレーションは、第1のトランジスタM1及び第2のトランジスタM2のサイズが、すべてのレイアウトスキームについて等しいという条件の下に実行された。すなわち、第1のトランジスタM1及び第2のトランジスタ M2の幅Wは80 μ m、長さWを10 μ mとした。すると、各種のレイアウトスキームのサブトランジスタの大きさは以下の通りになる。

[0073]

共通中心型レイアウト:	$W_S = 40 \mu m$	$L_S = 10 \mu m$
4 セグメント型レイアウト:	$W_S = 2 \ 0 \ \mu \ m$	$L_S = 1 \ 0 \ \mu \ m$
マルチプル共通中心点型レイアウト:	$W_S = 1 \ 0 \ \mu \ m$	$L_S = 10 \mu m$

図6は第2セットのシミュレーション結果を示す図である。横軸は勾配方位角 θ 、縦軸は百分率ミスマッチ(%)を示している。この結果から明らかなように 、本発明のマルチプル共通中心点型レイアウトの百分率ミスマッチ(%)は他の レイアウトのいずれに比較しても改善されている。


[0074]

また、本発明のマルチプル共通中心点型レイアウトは、4セグメント型レイアウトに比してレイアウト領域が少ないという特徴を有している。このマルチプル共通中心点型レイアウトによるマッチング改善効果は、共通中心点型レイアウトに比べて少しだけレイアウト領域を余分に必要とするだけで得ることができる。

[0075]

[0076]

共通中心点型レイアウトでは、それぞれのメイントランジスタが 2 つのサプトランジスタに分割され、それぞれのサブトランジスタの幅 W_S は $40 \mu m$ 、長さ



[0077]

本発明のマルチプル共通中心点型レイアウトではそれぞれのメイントランジスタが8つのサプトランジスタに分割され、それぞれのサプトランジスタの幅 W_S は $10\mu m$ 、長さ L_S は $10\mu m$ である。

[0078]

【表1】

レイアウトタイプ	面積評価式	計算された面積 [W=80um,L=10um,d1=d2=d3=4um]
共通中心点型	(2Ls+d2)(2Ws+d1)	2.016e-9m² [Ws=40u Ls=10u]
4 セグメント型	(2Ws+2Ls+3d1)(2Ws+2Ls+3d1)	5.184e-9m²[Ws=20u Ls=10u]
マルチ共通中心点型	(4Ls+2d2+d3)(4Ws+3d1)	2.704e-9m² [Ws=10u Ls=10u]

^{*} Ls とWsはサブトランジスタのサイスを表す

[0079]


【発明の効果】

本発明のマルチプル共通中心点型レイアウトによれば、4セグメント型レイアウトに匹敵するマッチング特性が得られ、しかもレイアウト領域を少なくできるという効果を有する。

[0080]

特に、本発明のレイアウトをオペアンプの差動トランジスタペアやカレントミラーを構成するトランジスタペアに適用することにより、低オフセットのオペア

^{*}LとWは全体トランジスタのサイズを表す



【図面の簡単な説明】

【図1】

本発明の実施形態に係るマルチプル共通中心点型のレイアウト構造を示す平面図である。

[図2]

本発明の実施形態に係るマルチプル共通中心点型のレイアウト構造の等価回路図である。

【図3】

本発明の実施形態に係るマルチプル共通中心点型のレイアウト構造の概念図である。

【図4】

各種のレイアウトのシミュレーションに用いた回路の回路図である。

【図5】

HSPICEを用いたシミュレーションの結果を示す図である。

【図6】

HSPICEを用いたシミュレーションの結果を示す図である。

【図7】

差動ゲイン段を示す回路図である。

【図8】

共通中心点型レイアウトスキームを示す平面図である。

【図9】

共通中心点型レイアウトスキームの等価回路図である。

【図10】

4セグメント型レイアウトスキームを示す平面図である。

【図11】

4セグメント型レイアウトスキームの等価回路図である。

【符号の説明】

M 1

第1のトランジスタ

M2 第2のトランジスタ

MS11~MS28 サプトランジスタ

P1, P2, P3, P4 共通の中心点

C1 第1のセル

C2 第2のセル


C3 第3のセル

C4 第4のセル


MC1 マクロセル



【図1】




【図2】






【図3】






【図4】






【図5】




【図6】






【図7】




[図8]






【図9】






【図10】



【図11】



ページ: 10/E



【書類名】

要約書


【要約】

【課題】一対のトランジスタのマッチング特性を向上させ、かつレイアウト面積 を小さくする。

【解決手段】メイントランジスタM1, M2を4行4列のマトリクスに配置されたサブトランジスタに分割し、それぞれ4つのサブトランジスタから成る4つのセルを構成し、各セルに属するサブトランジスタが共通の中心点を有するようにした。これにより、メイントランジスタM1, M2のトランジスタのマッチングは4セグメント型レイアウトスキームのそれと同程度に優れ、しかもパターン面積が小さいレイアウト構造を実現することができる。

【選択図】 図1





出願人履歴情報

識別番号

[000001889]

1. 変更年月日 [変更理由] 住 所 氏 名 1993年10月20日 住所変更 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社